SuperminarenandClaude Sonnet 5.5
f7fa8cfbc1
- Sections and slides rewritten in Swedish; German law and institutions replaced by Swedish/CEPT/ITU equivalents (PTS, SSA, PTSFS 2025:1, SSMFS 2008:18), unverified statements marked "% TODO VERIFY" - New toc: INSTEG, HAREC, UPPGRADERING; section idents are Swedish (see ident-map.tsv) - Exam-question tags, BNetzA question pool, solutions and the German SWL course removed - Static pages, snippets, applets, READMEs and image alt-texts translated - TikZ labels translated; SVG drawings regenerated (drawing 689 still fails to build upstream: it references a missing photo) - Changed from the original: not endorsed by DARC e.V., SSA or PTS Co-Authored-By: Claude Sonnet 5.5 <[email protected]>
4 lines
1020 B
Plaintext
4 lines
1020 B
Plaintext
1) Kort beskrivning: Blockschema med signalflöde från vänster till höger: ”kanaldekodare” med två ingångar från vänster, ”de-mapper”, ”källdekodare”, utgång åt höger; streckad ram med rubriken ”FPGA eller programvara”.
|
|
|
|
2) Utförlig beskrivning: Bilden visar ett blockschema av flera moduler förbundna med en horisontell linje med signalflöde från vänster till höger. Längst till vänster finns ett block ”Kanaldekodare” med två ingångar från vänster och med en diagonal linje och märkningen ”01+01” uppe till vänster och ”01” nere till höger. Det följer ett block ”De-mapper” med en diagonal linje och en symbol av fyra punkter i ett lodrätt kors uppe till vänster och märkningen ”01” nere till höger. Nästa block ”Källdekodare” har en diagonal linje och märkningen ”01” uppe till vänster och ”0101” nere till höger. Detta block har en utgång åt höger. Blockschemat står i en streckad ram med rubriken ”FPGA eller programvara”.
|